Open menu

Nanotechnology General News

The latest news from academia, regulators
research labs and other things of interest

Posted: January 19, 2010

Polieren von Waferscheiben im Nanometer Bereich

(Nanowerk News) Immer kleiner, immer schneller - schon heute beschäftigen sich die Chiphersteller mit der Forschung für Mikroprozessoren und Speicherzellen, die ab 2012 hergestellt werden sollen. Im Vergleich mit heutigen Chips müssen diese leistungsfähiger, energiesparender und kostengünstiger herzustellen sein, um die Anforderungen der Anwender aus z. B. Computerindustrie, Unterhaltungselektronik, Automatisierungstechnik und Medizintechnik erfüllen zu können. Die dazu nötige rasante Miniaturisierung von Halbleiterbauelementen erfordert die Einführung neuartiger Strukturen und Materialien. Dies führt zu ständig komplexer werdenden Prozessfolgen und progressiv ansteigendem Kostenaufwand für die experimentelle Absicherung neuer Konzepte.
Eine in diesem Zusammenhang kritische Prozesstechnologie ist das Chemisch-Mechanische Polieren (CMP), bei dem Strukturunebenheiten im Bereich von Nanometern (der millionste Teil eines Millimeters) auf den Siliziumscheiben zwischen verschiedenen Produktionsschritten immer wieder eingeebnet werden. Damit dies auch bei zukünftigen Schaltkreisen aus Dresden gelingt, forschen Wissenschaftler am Institut für Halbleiter- und Mikrosystemtechnik (IHM) der TUD in einem vom Bundesministerium für Bildung und Forschung mit 750.000 Euro geförderten Projekt an den fundamentalen Vorgängen bei der Politur der Waferscheiben.
Unterstützung holt sich das IHM dabei vom Leibniz-Institut für Polymerforschung Dresden e.V. (IPF) und vom Fraunhofer-Center Nanoelektronische Technologien (CNT). Ziel des Forschungsvorhabens ist es, so viel Wissen über die Vorgänge bei diesem Fertigungsschritt zu erlangen, dass mithilfe eines Rechenmodells eine Vorhersage der Prozessergebnisse möglich wird. Das erworbene "Know-how" kann dazu beitragen, bisher notwendige Entwicklungszyklen einzusparen, um ein neues Produkt schneller und billiger marktreif herstellen zu können.
Dieses Projekt ist Teil des BMBF-Verbundprojektes SIMKON "Simulationskonzept für 32nm-CMOS-Technologien". Das BMBF unterstützt SIMKON mit einer Fördersumme von rund 8,3 Mio. Euro im Rahmen seines Forschungsprogramms IKT2020, das der zentralen volkswirtschaftlichen Bedeutung der Informations- und Kommunikationstechnologien Rechnung trägt. Durch die Förderung strategischer Allianzen im Bereich "Bauelemente und Geräte für die Elektronikfertigung" soll die Bildung neuer Kompetenzzentren und Netzwerke für innovative neue Produkte gezielt unterstützt werden.
Source: TU Dresden
If you liked this article, please give it a quick review on reddit or StumbleUpon. Thanks!
Check out these other trending stories on Nanowerk:

Subscribe to a free copy of one of our daily
Nanowerk Newsletter Email Digests
with a compilation of all of the day's news.